

МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ
ІМЕНІ ІГОРЯ СІКОРСЬКОГО»
КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

Домашня контрольна робота
РОЗРОБЛЕННЯ МОДУЛІВ АРИФМЕТИКО-ЛОГІЧНИХ БЛОКІВ

Виконав:
студент групи ІО-43
Семчук Тарас Русланович
Номер залікової книжки: 4315

Перевірив роботу:
Клименко І.А Нікольський С. С.

Київ 2026

РОЗРОБЛЕННЯ МОДУЛІВ АРИФМЕТИКО-ЛОГІЧНИХ БЛОКІВ

Порядок виконання роботи

Мій варіант:

$4315_{10} - 1000011011011_2$


$h_6=0, h_5=1, h_4=1, h_3=0, h_2=1, h_1=1$

$h_3 h_2 h_1 = 011$

Тоді:

0	1	1	$R - S - 1 + CI$	$R \& S$	$R + S + CI$	$R \vee S$
---	---	---	------------------	----------	--------------	------------

Створюю проект новий та файли в ньому:



1)

```
module ALB(  
  
    input [3:0] R,  
    input [3:0] S,  
    input CI,  
  
    input [2:0] H,  
    input [1:0] I,  
  
    output reg [3:0] Y,  
    output reg [3:0] Y_norm,  
  
    output reg CO,  
    output reg VO,  
    output reg NO,  
    output reg ZO  
);  
  
// Арифметичні та логічні операції  
wire [4:0] add_res = R + S + CI;  
wire [4:0] sub_res = R - S - 1 + CI;
```

```
wire [3:0] and_res = R & S;  
wire [3:0] or_res = R | S;
```

```
always @(*) begin
```

```
    // Обнулення виходів  
    Y = 4'b0000;  
    Y_norm = 4'b0000;
```

```
    CO = 0;  
    VO = 0;  
    NO = 0;  
    ZO = 0;
```

```
    // Варіант h2 h3 h1 = 011  
    if (H == 3'b011) begin
```

```
        case (I)
```

```
            // SUB  
            2'b00: begin
```

```
                Y = sub_res[3:0];
```

```
                CO = sub_res[4];
```

```
                VO = (R[3] != S[3]) && (Y[3] != R[3]);
```

```
            end
```

```
            // AND  
            2'b01: begin
```

```
                Y = and_res;
```

```
            end
```

```
            // ADD  
            2'b10: begin
```

```
Y = add_res[3:0];
```

```
CO = add_res[4];
```

```
VO = (R[3] == S[3]) && (Y[3] != R[3]);
```

```
end
```

```
// OR
```

```
2'b11: begin
```

```
Y = or_res;
```

```
end
```

```
endcase
```

```
end
```

```
// Від'ємний результат
```

```
NO = Y[3];
```

```
// Нульовий результат
```

```
if (Y == 4'b0000)
```

```
ZO = 1;
```

```
else
```

```
ZO = 0;
```

```
// Нормалізація результату
```

```
if (Y[3] != Y[2])
```

```
Y_norm = {Y[3], Y[3:1]};
```

```
else
```

```
Y_norm = Y;
```

```
end
```

```
endmodule
```

```

module Semchuk_ALB(

    input [3:0] R,
    input [3:0] S,
    input CI,

    input [2:0] H,
    input [1:0] I,

    output reg [3:0] Y,
    output reg [3:0] Y_norm,

    output reg CO,
    output reg VO,
    output reg NO,
    output reg ZO
);

// Арифметичні та логічні операції
wire [4:0] add_res = R + S + CI;
wire [4:0] sub_res = R - S - 1 + CI;

wire [3:0] and_res = R & S;
wire [3:0] or_res  = R | S;

always @(*) begin

    // Обнулення виходів
    Y = 4'b0000;
    Y_norm = 4'b0000;

```

2)

`timescale 1ns / 1ps

module testbench;

reg [3:0] R, S;

reg CI;

reg [2:0] H;

reg [1:0] I;

wire [3:0] Y, Y_norm;

wire CO, VO, NO, ZO;

ALB uut (

.R(R),

.S(S),

.CI(CI),

.H(H),

.I(I),

.Y(Y),

.Y_norm(Y_norm),

.CO(CO),

.VO(VO),

.NO(NO),

.ZO(ZO)

);

initial begin

\$display("=== ALB Test Variant 011 ===");

$H = 3'b011;$

// SUB

$R = 4'b1000;$

$S = 4'b0100;$

$CI = 1'b1;$

$I = 2'b00;$

$\#10;$

$$[00] \text{ SUB } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

// AND

$R = 4'b1101;$

$S = 4'b0111;$

$CI = 1'b0;$

$I = 2'b01;$

$\#10;$

$$[01] \text{ AND } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

// ADD

$R = 4'b0101;$

$S = 4'b0011;$

$CI = 1'b1;$

$I = 2'b10;$

$\#10;$

$$[10] \text{ ADD } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

$// \text{ OR}$

$R = 4'b0101;$

$S = 4'b1000;$

$CI = 1'b0;$

$I = 2'b11;$

$\#10;$

$$[11] \text{ OR } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

$// \text{ ZERO}$

$R = 4'b0101;$

$S = 4'b0101;$

$CI = 1'b1;$

$I = 2'b00;$

$\#10;$

$$[00] \text{ ZERO } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

// OVERFLOW ADD

$R = 4'b0111;$

$S = 4'b0001;$

$CI = 1'b0;$

$I = 2'b10;$

$\#10;$

$$[10] \text{ OVERFLOW ADD } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

// CARRY ADD

$R = 4'b1111;$

$S = 4'b0001;$

$CI = 1'b0;$

$I = 2'b10;$

$\#10;$

$$[10] \text{ CARRY ADD } R=\%b \ S=\%b \ CI=\%b \Rightarrow Y=\%b \ Y_{norm}=\%b \mid CO=\%b \ VO=\%b \ NO=\%b \ ZO=\%b,$$

$R, S, CI, Y, Y_{norm}, CO, VO, NO, ZO);$

$\$stop;$

end

endmodule

tera/1/Semchuk/Semchuk_testbench.v

```
`timescale 1ns / 1ps
```

```
module testbench;
```

```
reg [3:0] R, S;
```

```
reg CI;
```

```
reg [2:0] H;
```

```
reg [1:0] I;
```

```
wire [3:0] Y, Y_norm;
```

```
wire CO, VO, NO, ZO;
```

```
ALB uut (
```

```
    .R(R),
```

```
    .S(S),
```

```
    .CI(CI),
```

```
    .H(H),
```

```
    .I(I),
```

```
    .Y(Y),
```

```
    .Y_norm(Y_norm),
```

```
    .CO(CO),
```

```
    .VO(VO),
```

```
    .NO(NO),
```

```
    .ZO(ZO)
```

```
);
```

```
initial begin
```

```
    $display("=== ALB Test Variant 011 ===");
```


```
    H = 3'b011;
```

Тепер я запускаю компіляцію цього проекту та цих файлів:


	Semchuk_testbenc...	✓	Verilog	1	05/08/26 03:09:39 PM
	Semchuk_ALB.v	✓	Verilog	0	05/08/26 03:05:45 PM

Вони успішні


Симуляція:



Відкриваю вікно часових діаграм:



Запускаю:



Тепер висновок та аналіз часової діаграми:

На часовій діаграмі видно:

- при $I = 00$ виконується SUB;
- при $I = 01$ виконується AND;
- при $I = 10$ виконується ADD;
- при $I = 11$ виконується OR.

Також правильно формуються:

- Y — основний результат;
- Y_norm — нормалізований результат;
- CO, VO, NO, ZO — ознаки результату.

У цій роботі я розробив арифметико-логічний блок для варіанту $h_2h_3h_1 = 011$ на мові Verilog. Я реалізував виконання операцій віднімання, логічної операції AND, додавання та логічної операції OR. Також я реалізував формування ознак CO, VO, NO та ZO і нормалізацію результату шляхом зсуву праворуч. Для перевірки роботи АЛБ я створив тестовий модуль та виконав функціональне моделювання у середовищі ModelSim. За результатами часових діаграм було підтверджено правильність роботи всіх реалізованих мікрооперацій та коректне формування результатів.